小方的盜墓筆記

前言

每個目錄都會有自己的Makefile, 用以執行compile的動作

但是如果上層目錄和下層目錄有關, 則更改下層的檔案就要執行兩個動作

在下層目錄執行, 然後跳到上一層的目錄再執行上一層的Makefile

遞迴Makefile

使用遞迴的Makefile可以在上層目錄執行即可, 會自動檢查下層程式有無updated

若有則會執行下層的Makefile, 這樣修改程式就不用在上層目錄, 和下層目錄之間做轉換

RTL simulation & C code compile 合併用法

目錄架構   rtl_sim -------- 主目錄       ( 用於執行RTL simulation)

                             src--- 下一層目錄（用於存放C code)

Makefile

---------------------------------

sim: rom.o
        $(VERILOG) -f files       
       
rom.o:
        cd src; make all;

---------------------------------

主目錄是用來跑 RTL simulation, 但是testepattern 是C code, 所以必須先到下一層的目錄src 修改C 程式和compile

C code test pattern, 然後再到主目錄執行RTL simulation

如果使用遞迴Makefile, 只在這主目錄中, 鍵入make, 就可以完成, C code compile 和 RTL simulation兩個動作